⑲ 日本国特許庁(JP)

①実用新案出願公開

⑩ 公開実用新案公報(U) 昭63-158028

(3)Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)10月17日

H 03 H 17/02

C - 6903 - 5J

審査請求 未請求 (全 頁)

デジタル・フィルタ装置 ❷考案の名称 到実 願 昭62-49369 @出 願 昭62(1987) 4月1日 美 昭 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ 砂考 案 者 田 中 一株式会社内 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ 案 者 林 宏 砂考 一株式会社内 秀樹 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ (72)考 木 村 -株式会社内 ②出 願 人 日本ピクター株式会社 神奈川県横浜市神奈川区守屋町3丁目12番地 ②代 理 人 弁理士 今間 孝生

- 1. 考案の名称
   デジタル・フィルタ装置
- 2. 実用新案登録請求の範囲

所望のフィルタ特性を指定する特性入力部と、 デジタル・データの入力部と、入力デジタル・デ ータのサンプリング周期を検出する手段と、デジ タル・データの出力部と、前記の特性入力部で指 定された情報に応じてデジタル・フィルタの係数 データを設定するデジタル・フィルタの係数デー タ設定手段と、前記したデジタル・フィルタの係 数データ設定手段により前記したデジタル・フィ ルタの係数データを設定するデジタル・フィルタ の係数データ設定部と、前記したデジタル・フィ ルタの係数データを記憶する書換可能な係数メモ リと、前記のデジタル・フィルタの係数データ設 定部に設定されたデジタル・フィルタの係数デー タを前記の書換可能な係数メモリに転送するよう に制御する制御手段と、前記の書換可能な係数メ モリに記憶された前記したデジタル・フィルタの

係数データを用いてデジタル信号に演算を施こし て得た演算結果を出力するデジタル信号演算手段 とを有するとともに、入力デジタル・データのサ ンプリング周期の検出結果に応じて、デジタル・ フィルタの係数データ設定部に設定されていたー 方のサンプリング周期を有するデジタル・データ と対応するデジタル・フィルタの係数データを前 記の書換可能な係数メモリに転送するように前記 の制御手段を制御する手段と、デジタル・フィル タの係数データ設定部から書換可能な係数メモリ に転送された前記した一方のサンプリング周期を 有するデジタル・データと対応するデジタル・フ ィルタの係数データとは別の他方のサンプリング 周期のデジタル・データに対応しているデジタル・ フィルタの係数データを、前記したデジタル・フ ィルタの係数データ設定部に設定するように前記 デジタル・フィルタの係数設定手段を制御する手 段とを備えてなるデジタル・フィルタ装置 3. 考案の詳細な説明

( 産業上の利用分野 )

本考案はデジタル・フィルタ装置、特に、PC Mオーディオ信号の信号処理回路等に好適に用い られるデジタル・フィルタ装置に関する。

### ( 従来の技術 )

音響信号の伝送、記録再生を高い忠実度で実現するための手段としてデジタル技術が適用されるようになり、近年になってPCMオーディオ信号による各種の伝送、記録再生方式が実用化されていることは周知のとおりである。

### (考案が解決しようとする問題点)

ところで、実用化されているPCMオーディオ信号による各種の伝送、記録再生方式において採用されている信号のフォーマットは、それぞれ及っており、例えば、アナログ・デジタル変換及びデジタル・アナログ変換のためのサンプリングパルスの繰返し周波数について着目してみても、32KHz、444・1KHz、48KHz(EIA J規格)というように、それぞれ異った周波数値に定められている。

さて、各種のデジタル・オーディオ信号処理回

路としては、それの構成されているものが多かががまれているものが多のです。 イルタ回路を備えて構成されているものが多のです。 デジタル・フィルタ回路はデジタル・データの が必要としてカタの対象で変化にに対して、信号の対象ででは、でいるようでは、でいるようではないがでいたがあるが、に対して、対象には、でいるがでいるがでいるが、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるでは、でいるではない。

ところが、前記したデジタル・フィルタ回路のフィルタ係数の変更に際しては、相当に長い時間を要するために、従来はデジタル・フィルタ回路のフィルタ係数の変更時に出力信号が生じないようにミューティングを行って、信号のフォーマットが異なるデジタル・データの切換時に発生する雑音を防止するようにしていたが、それにより信

号のフォーマットが異なるデジタル・データの切換時には再生音が途切れるという望ましくない現象が生じており、前記の問題点の改善が求められた。

#### (問題点を解決するための手段)

本考案は所望のフィルタ特性を指定する特性入 カ部と、デジタル・データの入力部と、入力デジ タル・データのサンプリング周期を検出する手段 と、デジタル・データの出力部と、前記の特性入 力部で指定された情報に応じてデジタル・フィル タの係数データを設定するデジタル・フィルタの 係数データ設定手段と、前記したデジタル・フィ ルタの係数データ設定手段により前記したデジタ ル・フィルタの係数データを設定するデジタル・ フィルタの係数データ設定部と、前記したデジタ ル・フィルタの係数データを記憶する書換可能な 係数メモリと、前記のデジタル・フィルタの係数 データ設定部に設定されたデジタル・フィルタの 係数データを前記の書換可能な係数メモリに転送 するように制御する制御手段と、前記の書換可能

な係数メモリに記憶された前記したデジタル・フ ィルタの係数データを用いてデジタル信号に演算 を施こして得た演算結果を出力するデジタル信号 演算手段とを有するとともに、 入力デジタル・デ ータのサンプリング周期の検出結果に応じて、デ ジタル・フィルタの係数データ設定部に設定され ていた一方のサンプリング周期を有するデジタル・ データと対応するデジタル・フィルタの係数デー タを前記の書換可能な係数メモリに転送するよう に前記の制御手段を制御する手段と、デジタル・ フィルタの係数データ設定部から書換可能な係数 メモリに転送された前記した一方のサンプリング 周期を有するデジタル・データと対応するデジタ ル・フィルタの係数データとは別の他方のサンプ リング周期のデジタル・データに対応しているデ ジタル・フィルタの係数データを、前記したデジ タル・フィルタの係数データ設定部に設定するよ うに前記デジタル・フィルタの係数設定手段を制 御する手段とを備えてなるデジタル・フィルタ装 質を提供するものである。

#### (実施例)

以下、添付図面を参照して本考案のデジタル・ フィ ル タ 装 置 の 具 体 的 な 内 容 を 詳 細 に 説 明 す る 。 第1回は本考案のデジタル・フィルタ装置の一実 施例のブロック図、第2図はフィルタ特性の一例 第3図はデジタル・シグナル・プロセッサの一 例構成を示すブロック図、第4図は周波数帯域毎 のフィルタ特性を表示するための表示部における 表示状態の一例を示す図、第5図は係数設定部と 係数メモリにおけるメモリマップの一例図、第60 図はデジタル・フィルタ装置の一例特性を説明す るための図、第7図はデジタル・シグナル・プロセ ッサの動作によって得られるべきフィルタの構成 を示すブロック図、第8図は本考案のデジタル・ フィルタ装置の動作説明用のタイミングチャート、 第9回及び第10回は中央処理装置(CPU)の動 作説明用のフローチャートである。

本考案のデジタル・フィルタ装置の一実施例の ブロック図を示している第1図において、1はデ ジタル信号の入力端子であり、この入力端子1に

はデジタル・フィルタ装置において信号処理の対象にされるべき所定のフォーマットのデジタル信号となされたオーディオ信号(以下、単にデジタル信号と記載する)が供給される。

前記した入力端子1に供給されたデジタル信号 は受信部RDで復調される。PLLはフェーズ・ ロックド・ループであり、このフェーズ・ロックド・ループPLLは受信部RDで復調して得たデジタル・データ中のクロックと、受信部なたの作力中のクロックと同期させるために 別いられる。なお、デジタル・フィルタ装置の構成に応じて、入力信号となされたりされるり、 のであることはいうまでもない。

前記の受信部RDで復調された信号、例えば、 NRZ信号は、デジタル・シグナル・プロセッサ DSP l, DSP rに供給される。デジタル・シ グナル・プロセッサ DSP l, DSP r としては、 例えば第3回に示されているような構成 ll 様のも のを使用することができる。 なお、第1図中に示されているデジタル・シグナル・プロセッサDSPL,DSPrと、第3図に具体的に示されているデジタル・シグナル・プロセッサDSPL,DSPrとは、両者の対応関係が明らかとなるように、両者における対応する入出力端子について、同一の符号a~hを付してある。

た2つのデジタル・シグナル・プロセッサDSP &, DSPrは同じ構成で、かつ、動作態様も同 じものが使用されるから、以下の説明においては、 前記した2つのデジタル・シグナル・プロセッサ DSPl, DSPrに共通な事項について記述される場合に、両者の区別をしないでデジタル・シ グナル・プロセッサDSPのように添字のl, r を省いた状態で説明が行われている。

れることを示している )を指定するための複数個の入力手段が設けられるのである。

DPAは表示部であり、この表示部DPAには例えば第4図に示されているように、複数の周波数帯域毎にそれぞれ複数個の表示素子(例えば、発光ダイオード)が配列されていて、前記した特性入力部CIDで設定された各周波数帯域毎のフィルタ特性(振幅)を前記した表示素子の動作状態の如何(発光ダイオードの点滅状態)によって容易に知ることができるようにされている。

第4回において f 1, f 2… f n は複数に分割された各異なる間波数帯域における中心間波数値(第6回中の f 1, f 2… f n と対応している)を示したものであり、また、第4回中に示されているものに数値 f 1, f 2… f n の上方に縦方向に並べて回示している丸印が表示素子である。その中では表示素子が発光ダイオードであったとした場合に、黒丸印で示されているものが発光状態、白丸印で示されているものが発光状態、白丸印で示されているものが消灯状態、白丸印で示されているものが消灯状態、

## 公開美用 昭和63- 158028

しているが、表示部DPAでは第4図に例示したように前記した特性入力部CIDに設定された各間波数帯域毎のフィルタ特性(振幅)の表示を行うことができる。

び見ば中央演算処理装置であり、この中央演算処理装置CPUはリードオンリーメモリROMとランダムアクセスメモリRAMとを備えており、前記した特性入力部CIDに設定された各周波数帯域のフィルタ特性が、デジタル・フィルタ装置に、前記したデジタル・シグナル・プロセットのSPでデジタル・フィルタ演算が行われるようにしたり、表示部DPAに所定の表示がなったり、表示部DPAに所定の表示がなったり、表示の他、デジタル・フィルタ装置の各部の動作の制御を行う。

また、第1回においてSTDはシリアルコードの転送部、SCGはクロック信号の発生回路、S ELはデータ・セレクタ、TDは送信部、2は出 力端子である。

デジタル・シグナル・プロセッサDSPの具体的

な構成例を示している第3回において、SDIはシリアル・データの入力回路、IBは入力バッフア、NC-RAMは係数RAM、TBは転送バッファ、PCDはパラメータ制御部、P-RAMはプログラムRAM、SDOはシリアルデータの出力回路、SCIはシリアルコード・インターフェース、D-RAMはデータRAMであり、また、FN-ROMは定数のメモリ用ROM、MULは乗算器、ACCはアキュムレータ、REGはシフタ付レジスタ、OBは出力バッファである。

前記した第3回示のデジタル・シグナル・プロセッサDSPにおける定数のメモリ用ROM(FN-ROM)と乗算器MULと、アキュムレータACCと、シフタ付レジスタREG、及び出力バッファOBなどからなる構成部分は、良く知られた回路構成であるとともに、本考案の説明には直接に関係しないから、それの詳細な説明は省略する。

前記したプログラムRAM(P-RAM)は、デジタル・シグナル・プロセッサDSPが実行すべき プログラムを予め記憶していて、乗算係数 a 10~ bn2等のデータを記憶することにより係数メモリとして機能する係数RAM(NC-RAM)から、これらのデータを乗算器MULに供給する。

シリアルコード・インターフェースSCIはシリアルコード入力端子cおよびシリアルコードタイミンカ端子dを備えており、シリアルコードタイミング入力端子eからのクロック信号及び同期信号によってシリアルコード入力端子cからデータを出力したりシリアルコード出力端子dからデータを出力したりする。

前記したパラメータ制御部PCDは、シリアルコード・インターフェースSCIからのデバッタをプログラムRAM(P-RAM)および転送パッファ Bに識別して送るとともに、転送タイミングと転送数とを指定する制御信号 CDのトリガ入力端子であり、パラメータ制御部PCDのトリガス力端子であり、パラメトには前部PCDでは前記したトリガ入力端子のトリガ(同期信号)入かによる発生を送タイミングが決定された制御信号 Tsを発生

する。

シリアル・データの入力回路SDIはシリアルデータの入力端子aからのオーディオ入力データを直並列変換して、入力バッファIBを介してデータRAM(DーRAM)に供給する。図中のfはシリアルデータ入力およびシリアルデータ出力のタイミングをきめるために、シリアル・データの入力回路SDIとシリアル・データの出力回路SDOとに供給するデータクロック信号BCLKとチャンネル識別信号LRCKとの入力端子である。

第7回は、第1回に示されている本考案のデジタル・フィルタ装置におけるデジタル・シグナル・プロセッサDSPの演算動作によって得ようとしているフィルタ特性を得ることのできるデジタル・フィルタを具体的な回路構成の形で表わした図であって、この第7回において3は入力端子、4は単位遅延演算子、5は乗算回路、6は加算回路、7は出力端子であり、第7回に示されているフィルタは同一構成のn個のバイクワッドフィルタ部FLT1~FLTnをn段概続接続したデジタル・

五角天角 昭和65 156626

フィルタを構成している。

次に、第9図を参照してフィルタ特性の切換えについて説明すると次のとおりである。すなわち、フィルタ特性を切換える場合には、デジタル・シグナル・プロセッサDSPを実質上構成しているフィルタの係数 a 10~ b n 2に対応した係数データを切換えることによって行うのであり、前記の切換え動作の制御は中央演算処理装置CPUによって行われる。

前記した中央演算処理装置CPUはリードオンリーメモリROM及びランダムアクセスメモリRAMからの制御信号に基づいて、第9回及び第10回示にそれぞれ示されているフローチャートに示されているメインルーチン(第9回)と割込ルーチン(第10回)に従って動作する構成とされている。前記の割込ルーチンは、チャンネル・ステータス(Cビット)のブロック周期内に発生される。

まず、スタートでメイン・ルーチンが開始され、 帯域カウンタ I がセットされる( 第 9 回ステップ 1 0 0 ) 帯域(バンド) I の設定値を読み(ステップ 101)変更が行われているかどうかを判断し(ステップ102)、NOならばある時間だけ待ち(ステップ106)、帯域カウンタIをインククメント(テップ109)し、バンド数がNを越えていなければステップ101にもどり、越えていればステップ100にもどる(ステップ110のYES)。

前記のように(ステップ1)で読んだ帯域(バンド)Iの設定値により、帯域が変更されていると判断(ステップ102のYES)されたときは、その特性係数を選択(ステップ103)して係数設定部(第3図中の転送バッファTB)に書込み(ステップ104)、切換パルスを発生して(ステップ105)前記した係数設定部(第3図中の転送バッファTB)に書込まれた特性係数を書換可能なメモリ(第3図中の係数RAM…NCーRAM)に転送し、前記の切換パルスにより係数設定部(第3図中の転送バッファTB)から書換可能なメモリ(第3図中の転送バッファTB)から書換可能なメモリ(第3図中の転送バッファTB)から書換可能なメモリ(第3図中の係数RAM…NCーRAM)に転送された特性係数(一方のサンプリング周波数に対応

している特性係数)とは別の他方のサンプリング 周波数 f s に対応している特性係数を選択し(ス テップ 1 0 7)、係数設定部(第 3 図中の転送バッ ファTB)に書込み(ステップ 1 0 8)、帯域カウ ンタ I をインククメント(テップ 1 0 9)し、バン ド数が N を越えていなければステップ 1 0 1 にも どり、越えていればステップ 1 0 0 にもどる(ス テップ 1 1 0 の Y E S)。

次に、第10図に示されている制込ルーチンでは、デジタル・データを取込み(第10図のステップ201)、デジタル・データにおけるサンプリング周波数fsが、それまでのサンプリング周波数fsと同じか否かを判断し(ステップ202)、YESの場合はリターンし、NOならば係数設定部(第3図中の転送バッファTB)に既に設定されている特性係数に対応している方のサンプリング周波数fsかどうかの判断を行い(ステップ204)、YESならば切換パルスを発生して(ステップ205)、前記した係数設定部(第3図中の転送バッファTB)に書込まれた特性係数を書換可能なメ

モリ( 第 3 図中の係数 R A M ··· N C - R A M ) に 転送してリターンし、NOならば特性係数の選択 を行い(ステップ208)、係数設定部( 第3図中 の転送バッファTB)に書込み(ステップ209)、 切換パルスを発生して(ステップ210)、前記し た係数設定部(第3図中の転送バッファTB)に書 込まれた特性係数を書換可能なメモリ(第3図中 の係数RAM…NC-RAM)に転送し、また、 ィニシャライズ時のサンプリング 間波 数 f s に対 応する特性係数(イニシャライズ時のサンプリン グ周波数fsに対応する特性係数が書換可能なメ モリに記憶されている状態の場合は、他方の特性 係数)を選択して(ステップ211)、係数設定部 (第3図中の転送バッファTB)に書込み(ステッ プ212)リターンする。

このようにして特性入力部CIDに設定された 所望のフィルタ特性と対応して、各周波数帯域毎 に設けられたフィルタ毎にデジタル・フィルタの 係数が書換えられることにより、デジタル・デー タに対して所定のフィルタ特性を示すデジタル・

# 公開実用 昭和63- 158028

フィルタ装置が構成されるのである。

さて、本考案のデジタル・フィルタ装置では、 前述したところからも明らかなように、入力のデ ジタル・オーディオ信号に対して所定のフィルタ 特性を有するデジタル・フィルタ装置を構成させ るのに、入力デジタル・データのサンプリング周 期に対応して必要とされるフィルタ係数(特性係 数)が、係数設定部(第3図中の転送バッファエ B)から書換可能なメモリ(第3図中の係数RAM **…NC-RAM)に転送された後に、前記した特** 性係数(一方のサンプリング周波数に対応してい る特性係 数)とは別の他方のサンプリング周波数 fsに対応している特性係数が選択されて、それ が係数設定部(第3図中の転送パッファTB)に書 込まれるようになされているので、入力デジタル・ データが異なるサンプリング周期のものに変化し たことが検出された場合には、前記のように予め 係数設定部(第3図中の転送パッファTB)に設 定されていた他方のサンプリング周波数fsに対 応している特性係数が前記したサンプリング周期

の検出結果に応じて直ちに書換可能なメモリ(第3図中の係数RAM…NC-RAM)に転送されるので、本考案のデジタル・フィルタ装置では入力デジタル・データが異なるサンプリング周期のものに変更された場合にも、短時間の内にかつ、音の途切れがない状態でフィルタ特性の切換えが行われうるのであり、本考案によれば既述した従来の問題点は良好に解決されるのである。

バッファTB)に設定され、入力デジタル・デー タがサンプリング周波数が44. 1 Ч H z であっ たために、イニシャライズ時に44.1KH2の サンプリング周波数に対応する特性係数が設定さ れている係数設定部(第3図中の転送バッファT B)から書換可能なメモリ(第3回中の係数RAM ... N C - R A M )にフィルタ係数が転送された場 合には、直ちに他方のサンプリング周波数48K Hzに対応している特性係数が選択されて、それ が係数設定部(第3図中の転送パッファTB)に設 定されるようにし、次に入力デジタル・データが 前記した他方のサンプリング周波数48KHzの ものに変化したことが検出された場合(検出はデ ジタル・データ中のチャンネル・ステータス( Cビ ット)を用いて行うことができる)には、前記のよ うに予め係数設定部(第3図中の転送パッファT B)に設定されていたサンプリング周波数48K Hzに対応している特性係数が係数設定部(第3 図中の転送パッファTB )から書換可能なメモリ (第3図中の係数RAM…NC-RAM)に転送さ

)

れ、またこの場合にはサンプリング周波数44・ 1KHzに対応している特性係数が選択されて、 それが係数設定部(第3回中の転送バッファTB) に設定されるようにされる、というような動作が 行われるために、本考案のデジタル・フィルタ装置では入力デジタル・データが異なるサンプリン グ周期のものに変更された場合にも、短時間の内 に、かつ、音の途切れがない状態でフィルタ特性 の切換えが行われうるのであり、本考案によれば 既述した従来の問題点は良好に解決されるのである。

なお、極めて稀にサンプリング周波数が32K Hzであるようなデジタル・データが入力された 場合であっても、第10回に示されている割込ル ーチンにおける(ステップ208~212)に示さ れているような信号処理動作は支障なく行われう るのである。

さて、中央演算処理装置CPUが例えばRS 2 3 2 Cのシリアルフォーマットにより第1図のシ リアル転送部STDを介してデジタル・シグナル・ 公用 夫用 咱们00 100020

プロセッサDS Pシリアルコード入力端子 c から デジタル・フィルタの係数データを送ると、その デジタル・フィルタの係数データは第3回中のシ リアルコード・インターフェースSCIとパラメ ータ制御部 P C D とを介して転送パッファTBに 送られる。

第5図の(a)は転送バッファTBのマップを例示したものであって、この第5図の(a)ではアドレスのの記憶部分にデジタル・フィルタのの記憶部分にデジタル・フィルタの係数データの記憶部分に、順次のアドレス(4 × (5 n - 1))~(4 × (5 n - 1))~(4 × (5 n - 1))の係数データトロスルタの係数データトロスの係数データトロスの係数があれている例を示している。

また第5図の(b)は係数RAM(NC-RAM)のマップを例示したものであって、この第5図の(b)ではアドレス0~1の記憶部分にデジタル・

フィルタの係数データ a 10 が格納され、また、アドレス 2 ~ 3 の記憶部分にデジタル・フィルタの係数データ a 11 が格納されるというように、順次のアドレスで指定される記憶部分にデジタル・フィルタの係数データが順次に格納され、アドレス(2 × (5 n - 1) + 1) で指定された記憶部分にはデジタル・フィルタの係数データ b n 2 が格納されている例を示している。

前記した第5図の(a)に例示した転送バッファ TBのマップと、第5図の(b)に例示した係数R AM(NC-RAM)のマップとにおいて、同じデ ジタル・フィルタの係数データが格納されるべき 記憶部分のアドレスが異なっているのは、各デジ タル・フィルタの係数データが32ビット(8ビ ット×4)である場合に、転送バッファTBは1番 地当り16ビットの記憶容量のものが使用され ていたとした場合を例示したものだからである。

前記したアドレスは第 8 図の(i)に示されているような4 バイト命令セットのシリアルデータの

3番目で指定し、また、前記したデジタル・フィルタの係数データは第8図の(i)に示されているような4パイト命令セットのシリアルデータの4番目で指定する。

前記したデジタル・フィルタの係数データの語 長が前述の例のように32ピットの場合には、デ ジタル・フィルタの係数データを8ピットづつ4 回に分けて送る。なお、第8回の(i)に示されて いるような4パイト命令セットのシリアルデータ の第1番目のコード1と第2番目のコード2とはチ ップィネーブル用のものであり、これはどのデジ タル・シグナル・プロセッサDSPを選択するの か等を区別するために用いられる。

第8図の(h)のCRSパーはシリアルコードの 転送開始を知らせるスタート信号であり、このシ リアルコードの転送開始のスタート信号CRSパ ーはシリアルコードの転送部STDからシリアル コード・インターフェースSCIの入力端子hに 印加される。また、第8図の(j)のパルスPdは 受信部RDで行われるサンプリング周期の検出部 において、デジタル・データ中のチャンネル・ステータス( C ビット) によって発生させた検出信号である。

そして、第1図示のデジタル・フィルタ装置に 示されている前記したデジタル・シグナル・プロ セッサDSPrのシリアルコード・インターフェ ース出力端子dには、デジタル・シグナル・プロセッサDSP&におけるシリアルコード・インターフェースSCIの入力端子cが接続されているから、デジタル・シグナル・プロセッサDSP&におけるそれぞれの転送バッファTBに送られたデジタル・フィルタの係数データは、それをデジタル・フィルタののながでに、中央演算処理装置CPVのトリガ入力はよりトリガトとともに、中央演算処理装置CPVのトリガスクによりであるがある。これは1サンプル周期で完了される。

なお、前記したデジタル・シグナル・プロセッサ DSP 1 , DSP r のプログラム命令サイクルを 決定するクロック信号は、受信部R D において発 生するサンプリングパルスの周波数の64倍の周 波数のクロック信号 f g (第8図の(g))が用いられ、 そのクロック信号 f g はクロック入力端子 f に供 給される。 第1回中のSCGはシリアル転送部STDの転送速度に対応した周波数のクロック信号を発生するクロック信号の発生回路であり、前記したクロック信号の発生回路SCGで発生されたクロック信号がタル・シグナル・プロセッサDSPのシリアルコードタイミング信号の入力端子eに供給される。

## 公開実用 昭和63- 158028

子2に送出される。

次に、デジタル・フィルタ装置として、各フィルタの通過帯域の中心周波数が、それぞれ、31.5Hz,63Hz,125Hz,250Hz,500Hz,1KHz,2KHz,4KHz,8KHz,16KHzであるようなn=10のものについて、それに供給される入力デジタル・データにおけるサンプリン

グ周波数 f s が 4 4 ・ 1 KH z の場合と4 8 KH z の場合とを考え、通過帯域中心間波数が 1 KH z で共振の鋭どさQが 1 ・ 0 3 のフィルタにより信号を + 1 0 D b だけ増強するようにさせる場合のベル型デジタル・フィルタを構成するバイクワッドフィルタ部FLT6 のフィルタ係数を一例として示すと次のとおりである。

FLT6 フィルタ係数(デジタル·データのサンプリング周波数が44.1 KHzの場合)

- a 60 = 1.13943322402
- a 61 = -1.85207289372
- a 62 = 0.73159794431
- b61 = 1.85207289372
- b62 = -0.87103116833

FLT6 フィルタ係数(デジタル·データのサンプ リング周波数が48KHzの場合)

- a 60 = 1.12884295604
- a 61 = -1.85473589996
- a62 = 0.75198367572
- b61 = 1.86473589996

### 公開美用 昭和63-158028

62 = -0.88082663176

なお、使用されるべきデジタル・シグナル・プロセッサDSPとしても、既述したような格にではなく、要するに限られるものではなく、要すってのはない。カーカーのではないである。また、及びデジタルにおいるのである。また、ないである。またののははいかが、ないである。ないである。ないである。ないでのははいないののはないでのである。ないでは、ないののはないである。ないが、ないののはないののはないののはないののはないののは、カーカーカーのである。とはの論である。

#### ( 考案の効果 )

以上、詳細に説明したところから明らかなように、本考案のデジタル・フィルタ装置は所望のフィルタ特性を指定する特性入力部と、デジタル・データの入力部と、入力デジタル・データのサンプ別期を検出する手段と、デジタル・デー

タの出力部と、前記の特性入力部で指定された情 報に応じてデジタル・フィルタの係数データを設 定するデジタル・フィルタの係数データ設定手段 と、前記したデジタル・フィルタの係数データ設 定手段により前記したデジタル・フィルタの係数 データを設定するデジタル・フィルタの係数デー タ設定部と、前記したデジタル・フィルタの係数 データを記憶する書換可能な係数メモリと、前記 のデジタル・フィルタの係数データ設定部に設定 されたデジタル・フィルタの係数データを前記の 書換可能な係数メモリに転送するように制御する 制御手段と、前記の書換可能な係数メモリに記憶 された前記したデジタル・フィルタの係数データ を用いてデジタル信号に演算を施こして得た演算 結果を出力するデジタル信号演算手段とを有する とともに、入力デジタル・データのサンプリング 周期の検出結果に応じて、デジタル・フィルタの 係数データ設定部に設定されていた一方のサンプ リング周期を有するデジタル・データと対応する デジタル・フィルタの係数テータを前記の書換可 能な係数メモリに転送するように前記の制御手段 を制御する手段と、デジタル・フィルタの係数デ ータ設定部から書換可能な係数メモリに転送され た前記した一方のサンプリング周期を有するデジ タル・データと対応するデジタル・フィルタの係 数データとは別の他方のサンプリング周期のデジ タル・データに対応しているデジタル・フィルタ の係数データを、前記したデジタル・フィルタの 係数データ設定部に設定するように前記デジタル・ フィルタの係数設定手段を制御する手段とを備え てなるデジタル・フィルタ装置であるから、本考 案のデジタル・フィルタ装置では特性入力部 C I Dに対して設定されたそれぞれ所望のフィルタ特 性と対応して、各周波数帯域毎に設けられたフィ ルタ毎にデジタル・フィルタの係数が書換えられ ることにより、デジタル・データに対して所定の フィルタ特性を示すデジタル・フィルタ装置が構 成されるのであって、本考案装置では入力のデジ タル・オーディオ信号に対して所定のフィルタ特 性を有するデジタル・フィルタ装置を構成させる

のに、入力デジタル・データのサンプリング周期 に対応してそれぞれ必要とされる個別のフィルタ 係数(特性係数)が、係数設定部(第3図中の転送 バッファTB)から書換可能なメモリ(第3図中の 係数RAM…NC-RAM)に転送された後に、 前記した特性係数(一方のサンプリング周波数に 対応している特性係 数)とは別の他方のサンプリ ング周波数fsに対応している特性係数が選択さ れて、それが係数設定部(第3図中の転送バッフ ァTB )に書込まれているようになされているの で、入力デジタル・データが異なるサンプリング 周期のものに変化したことが検出された場合には、 前記のように予め係数設定部(第3図中の転送バ ッファTB )に設定されていた他方のサンプリン グ間波数fsに対応している特性係数が前記した サンプリング周期の検出結果に応じて直ちに書換 可能なメモリ(第3回中の係数RAM…NC-R AM)に転送されるので、本考案のデジタル・フ ィルタ装置では入力デジタル・データが異なるサ ンプリング周期のものに変更された場合にも、短

## **公開実用** 昭和63- 158020

時間の内にかつ、音の途切れがない状態でフィルタ特性の切換えが行われうるのであり、本考案によれば既述した従来の問題点は良好に解決されるのである。


### 4. 図面の簡単な説明


1 …デジタル信号の入力端子、2 …出力端子、


3 … 入力端子、 4 … 単位遅延演算子、 5 … 乗算回 路、6 …加算回路、7 …出力端子、RD …受信部、 PLL…フェーズ・ロックド・ループ、 DSPl, DSPr…デジタル・シグナル・プロ セッサ、CID…特性入力部、DPA…表示部、 CPU…中央演算処理装置、ROM…リードオン リーメモリ、RAM…ランダムアクセスメモリ、 STD…シリアルコードの転送部、SCG…クロ ック信号の発生回路、SEL…データ・セレクタ、 TD…送信部、SDI…シリアル・データの入力 回路、 I B … 入力バッフア、 N C - R A M … 係数 RAM、TB…転送バッファ、PCD…パラメー タ制御部、P-RAM…プログラムRAM、 SDO…シリアルデータの出力回路、SCI…シ リアルコード・インターフェース、D-RAM… データRAM、FN-ROM…定数のメモリ用R OM、MUL…乗算器、ACC…アキュムレータ、 REG…シフタ付レジスタ、OB…出力パッファ、 BCLK…データクロック信号、LRCK…チャ ンネル識別信号、FLT1~FLTn…同一構成


# 公開実用 昭和63- 158028

のn個のバイクワッドフィルタ部、 実用新案登録出願人 日本ピクター株式合社 代 理 人 弁理士 今 間 孝 生











化 題 人 量層志 一个 馬 %

302






実際 63-15 20 28

人 为里士 H

# 公開実用 昭和63-13002



第10回

305

**设理人第四十今間季生** 

車間 63 - 15 9 0 2 8

# 手統補正書(自発)

昭和62年5月8日

## 特許庁長官 黒 田 叨 雄 殿

1. 事件の表示

昭和62年実用新案登錄願第49369号

3. 考案の名称
デジタル・フィルタ装置

3. 補正をする者 事件との関係 実用新案登録出版人 住 所 神奈川県横浜市神奈川区守屋町3丁目12番地 名 称 (432) 日 本 ビ ク タ ー 株 式 会 社

4. 代理人

住 所 東京都品川区東品川3丁目4番19-915号

氏名 (7137) 弁理士 今間 孝 生

電話03(472)2250番

ファクシミリ03(472)2257番

- 5. 補正命令の且付 (自発)
- 6. 補正の対象 明細書の考案の詳細な説明の欄
- 7. 補正の内容 (1)明細書第17頁第3行『インククメ』を 「インクリメ」に補正する。
  - (2)明細書第18頁第5行「インククメ」を「インクリメ」に補正する。
  - (3)明細書第31頁第4行「Db」を「d B」に補正する

方式 実開63-158028 審査



306